第五章(主存储器)×完成..ppt
《第五章(主存储器)×完成..ppt》由会员分享,可在线阅读,更多相关《第五章(主存储器)×完成..ppt(77页珍藏版)》请在一课资料网上搜索。
1、第 5 章 主存储器,存储器是用来存储二进制信息(程序、数据)。 存储器是计算机中各种信息的存储与交流中心。在控制器的控制下,存储器可与I/O设备、运算器、控制器交换信息,起存储、缓冲、传递信息的作用。,5.1主存储器的基本原理,主要有主存容量、存储器存取时间和存储周期、数据带宽。 1、存储容量 存储器可以容纳的二进制信息位数称为存储容量。单位:位、字节、字。 指令中地址码的位数决定了可直接寻址的空间。 例如机器提供了n位物理地址,支持2n字的物理主存空间的访问。 1G210M220K230,一、主存储器的主要性能指标,2、速度 (1)存储器存取时间TA 启动一次存储器操作(从收到读或写操作的
2、命令)到该操作完成所需要的时间称为访问时间或存取时间。 存储器的存取时间在ns(毫微秒,1ns=10-9 秒)级。,(2)存储周期TM 指连续启动两次独立的存储器操作所需要的最小间隔时间,或者指存储器进行一次完整的读写操作所需要的全部时间。 存储周期大于等于存取时间。 (3)数据传送速率BM(频宽、带宽) 指在单位时间内存储器能传送(交换)信息的位数。 BMW/TM (位/秒),W是存储器一次读写数据的宽度,二、主存储器的基本操作,主存储器和CPU是通过总线连接的,如下图。,总线包括数据总线、地址总线和控制总线。 CPU通过MAR(存储器地址寄存器)和MDR(存储器数据寄存器)与主存进行数据交
3、换。 控制总线包括控制数据传送的读(Read)、写(Write)和表示存储器完成的(Ready)控制线。,读操作: (1)CPU需要把信息字的地址送到MAR,经地址总线送往主存储器。 (2)CPU应用控制线(Read)发一个“读”请求。 (3)CPU等待从主存储器发来的回答信号Ready ,通知CPU“读”操作完成。 若Ready信号为“1”,说明存储字的内容已经读出,并放在数据总线上,送入MDR。,写操作: (1)CPU需要把信息字的地址送到MAR,经地址总线送往主存储器。 (2)将信息字送存储器的同时,CPU应用控制线(Write)发一个“写”请求。 (3)CPU等待“写”操作完成信号Re
4、ady。 主存储器从数据总线接收到信息字并按地址总线指定的地址存储,然后经Ready控制线发回存储器操作完成信号。,主存芯片的基本组成,三、半导体读/写存储器芯片(随机存储器),要求存储单元的内容既能写入又能读出。 缺点是所保存的信息在断电后会立即消失,是易失性存储器。 读/写存储器按所用元件的类型分为 双极型存储器 MOS存储器,按MOS存储器在运行中能否长时间保存信息可分为: 1、静态存储器SRAM。存放的内容,在不停电、不访问的情况下能长时间保持不变。 2、动态存储器DRAM。存放的内容,即使在不停电、不访问的情况下,隔一段时间之后也会自动消失。 动态存储器为了保持存放的信息不消失,在信
5、息消失之前根据原来存放的内容重新写入一遍,这个过程称为刷新或再生。,半导体存储芯片的基本结构,注意:读写是分开的,数据输入与输出好是分开为。 seli 称为地址选择线或字线。数据线d称为位线,下面给出一个字长8位,容量32个字的SDRAM的Verilog HDL code。,SDRAM code,module SDRAM ( clk , / Clock Input address , / Address Input data , / Data bi-directional cs , / Chip Select we , / Write Enable/Read Enable oe / Outpu
6、t Enable ); parameter DATA_WIDTH = 8 ; parameter ADDR_WIDTH = 8 ; parameter RAM_DEPTH = 1 ADDR_WIDTH; /-Input Ports- input clk , cs , we, oe ; input ADDR_WIDTH-1:0 address ; /-Inout Ports- inout DATA_WIDTH-1:0 data ; /-Internal variables- reg DATA_WIDTH-1:0 data_out ; reg DATA_WIDTH-1:0 mem 0:RAM_DE
7、PTH-1; reg oe_r;,/-Code Starts Here- / Tri-State Buffer control . output : When we = 0, oe = 1, cs =1 assign data= (cs end end endmodule,SDRAM testbench code,timescale 1ns/1ns module test_sdram; parameter DATA_WIDTH = 8 ; parameter ADDR_WIDTH = 8 ; parameter RAM_DEPTH = 1 ADDR_WIDTH; /-Input Ports-
8、reg clk , cs , we, oe; wire DATA_WIDTH-1:0 data; /-Inout Ports- reg DATA_WIDTH-1:0 data_reg ; /-Internal variables- reg ADDR_WIDTH-1:0 address , i; initial begin for(i=0;i256;i=i+1) begin #100 clk=0; cs=0;we=0;oe=0; #100 address=i; data_reg=i+2; #100 clk=1;cs=1;we=0;oe=0; end end assign data=data_re
9、g; SDRAM m(.clk(clk),.address(address),.data(data),.cs(cs),.we(we),.oe(oe); endmodule,5.1.1 静态存储器,1、存储单元和存储器 静态存储器(SRAM)的基本单元是一个双稳态触发器电路,可有多种方案。下图是其中的一种。,说明: 由两个反相器首尾相连构成。a为输出端。 反向器符号小的强度弱。 当两信号在同一结点相遇时,由信号强度高者决定该结点的值。,图中sel由地址译码器的输出控制: sel=1表示此单元被选中,可以读或者写操作。 sel=0表示此单元未被选中,不能进行读或者写操作。 write和read的作
10、用如下表,静态MOS型与双极型器件比较 优点: 位密度高,制造容易。 阻抗高,功耗小。 在不掉电情况下,信息不会丢失。 缺点:速度慢,功耗大,集成度低。,半导体存储芯片的译码驱动方式 用存储元构成存储器,如何安排存储元的排列? 如16*8位存储元排成16*8矩阵,地址译码采用单译码方式。 1K*1位可以排列成32*32矩阵,地址译码采用双译码方式。,(1)单译码方式,(2)双译码方式,0,0,图7.81K静态存储器框图,读写信号,片选信号,地址码,地址码,存储阵列,下图所示是1K*1静态存储器的框图,表1K静态存储器的功能表,片选信号CS#用于扩展静态存储器的字数。,下表为其功能表,两种译码方
11、式的比较,以地址码宽度16b为例进行比较。,说明:地址译码器的输出是地址选择线,连接到一个字的所有基本单元,负载较重,所以需要使用驱动器。 与单级译码和双级译码相对应,CPU向主存传送地址有一次传送和二次传送的方案。二次传送方案中第一次传送行地址,第二次传送列地址。 二次传送的使地址总线的宽度减半,减少了引脚的数量,降低了成本。但是由此而增加了地址传送所需的时间,降低了读写速度。,一般情况下,当某个存储单元被访问后,其临近的单元也可能很快被访问。所以第一次访问主存时,既要传送行地址,又要传送列地址,后续访问主存时,就可以判断本次的行地址是否与上次的行地址相同,如果相同就只可传送列地址,从而节省
12、时间。,5.1.2动态MOS型存储元件,(1)存储元和存储器原理 动态存储元电路是利用MOS管栅极电容(MOS电容)上充积的电荷来存储信息的。 由于有漏电阻存在,电容上的电荷不可能长久保存,需要周期性地对电容充电,以补充泄漏的电荷,通常把这种补充电荷的做法叫刷新。,单管动态存储元电路如下图。它由一只晶体管和一个电容组成。,图单管存储单元线路图,特制的MOS电容,CS有无电荷分别表示“1”和“0”。,写入过程:对某单元写入时,字线为高电平,T导通。 若数据线为高电平(写1)且CS上无储存电荷,则通过T对CS充电。 若数据线为低电平(写0)且CS上有储存电荷,则CS通过T放电。 如写入的数据与原存
13、数据相同,则CS上的电荷保持不变。,读出过程:读出时,数据线预充电至高电平。 当字线上加高电平,T导通,若原来CS上就有电荷,则CS放电,使数据线有电位,此时若在数据线上接一个读出放大器,便可检出CS的“1”态。 若原来CS上无电荷,则数据线无电位变化,放大器无输出。表示CS上存储的是“0”。,优点:线路简单,单元占用面积小,速度快。 缺点:读出是破坏性的,在读出后要立即对单元进行“重写”,以恢复原来存放的信息。,图 16K*1动态存储器框图,以16K*1位的动态存储器为例介绍动态存储器的原理,如下图。,16K字存储器需要14位地址码,分两批(每批7位)送至存储器。先送行地址,后送列地址。 行
14、地址由行地址选通信号RAS#送入。 列地址由列地址选通信号CAS#送入。 16K位存储单元矩阵由两个64*128阵列组成。,读出放大器由触发器构成(如下图),其原理:考虑一个完全平衡的对称触发器,在无外力强制作用下,其输出D,D有一个必为高电平,另一个为低电平。若对它施加一外力,如把D,D短路,则D,D有相等的电位。移去外力后,触发器有可能稳定在D为高电位状态,也可能稳定在D为低电平状态。如在移去外力的瞬间,把一个很小的电荷量引入某一输出端,则触发器必朝某确定方向转换。,图动态存储器读出放大器,用触发器作读出放大器具有灵敏度高、读出速度快等优点。 问题: 存储矩阵每一列有很多个存储单元,如果把



- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第五 主存储器 完成
